基于FPGA的低硬件復(fù)雜度的極化碼編碼實(shí)現(xiàn)方案
作者：周秉毅; 陳紫強(qiáng); 謝躍雷; 黃志成 桂林電子科技大學(xué)認(rèn)知無線電與信息處理省部共建教育部重點(diǎn)實(shí)驗(yàn)室; 廣西桂林541004
摘要：為了降低極化碼編碼硬件電路的成本并提高編碼結(jié)構(gòu)的靈活性,從面積優(yōu)化的角度,提出了一種基于FPGA的低硬件復(fù)雜度的極化碼編碼實(shí)現(xiàn)方案。采用復(fù)用結(jié)構(gòu)替換極化碼編碼中硬件復(fù)雜度較高的直接并行克羅內(nèi)克積運(yùn)算結(jié)構(gòu),并將其封裝成可以實(shí)現(xiàn)任意維數(shù)克羅內(nèi)克積運(yùn)算的IP核。實(shí)驗(yàn)結(jié)果表明,當(dāng)基矩陣為2階時(shí),實(shí)現(xiàn)最小運(yùn)算單元所需的寄存器數(shù)量降低至原來的1/4,整體硬件復(fù)雜度降低至與碼長呈線性關(guān)系的復(fù)雜度。
注：因版權(quán)方要求，不能公開全文，如需全文，請(qǐng)咨詢雜志社。
桂林電子科技大學(xué)學(xué)報(bào)雜志
桂林電子科技大學(xué)學(xué)報(bào)雜志， 雙月刊，本刊重視學(xué)術(shù)導(dǎo)向，堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性，刊載內(nèi)容涉及的欄目：電磁場與微波、信號(hào)與信息處理、通信與電子、計(jì)算機(jī)與信息安全、數(shù)學(xué)、機(jī)電工程、材料科學(xué)與工程等。于1981年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。
- 省級(jí)期刊
- 1個(gè)月內(nèi)審核
