<sup id="ujilt"></sup>
時(shí)間：2023-04-08 11:44:21
序論：在您撰寫低功耗設(shè)計(jì)論文時(shí)，參考他人的優(yōu)秀作品可以開闊視野，小編為您整理的7篇范文，希望這些建議能夠激發(fā)您的創(chuàng)作熱情，引導(dǎo)您走向新的創(chuàng)作高度。
結(jié)合數(shù)據(jù)處理接口模塊的需求，系統(tǒng)的復(fù)位源設(shè)計(jì)有3個(gè)，分別是軟件復(fù)位、手動(dòng)復(fù)位和上下電復(fù)位。其中軟件復(fù)位由使用數(shù)據(jù)處理接口模塊的主機(jī)發(fā)出，手動(dòng)復(fù)位由維護(hù)人員通過(guò)地面測(cè)試設(shè)備發(fā)出，上下電復(fù)位通過(guò)5V電源監(jiān)控芯片MAX791實(shí)現(xiàn)。軟件復(fù)位和手動(dòng)復(fù)位通過(guò)二極管線與的方式接入MAX791的MR端。系統(tǒng)在以下4種情況時(shí)會(huì)產(chǎn)生復(fù)位：1）上電復(fù)位：上電過(guò)程中，當(dāng)VCC＞4．65V時(shí)，復(fù)位信號(hào)保持200ms有效后變高；2）下電復(fù)位：下電過(guò)程中，當(dāng)VCC＜4．65V時(shí)，復(fù)位信號(hào)一直有效；3）軟件復(fù)位：由主機(jī)中的CPU發(fā)出，當(dāng)?shù)装蹇偩€信號(hào)XRE-SET＃有效時(shí)間＞25μs時(shí)，產(chǎn)生復(fù)位，XRESET＃無(wú)效后復(fù)位信號(hào)保持200ms有效；4）手動(dòng)復(fù)位：由地面測(cè)試設(shè)備發(fā)出，當(dāng)?shù)装蹇偩€信號(hào)TS＿RE-SET＃有效時(shí)間＞25μs時(shí)，產(chǎn)生復(fù)位，TS＿RESET＃無(wú)效后復(fù)位信號(hào)保持200ms有效。利用MAX791的看門狗功能，還可以對(duì)板上DSP的工作狀態(tài)進(jìn)行監(jiān)控，一旦出現(xiàn)軟件跑飛等情況，看門狗狗叫會(huì)導(dǎo)致DSP的NMI中斷發(fā)生，并且上報(bào)給主機(jī)GO／NOGO＃信號(hào)有效。
2軟件設(shè)計(jì)
數(shù)據(jù)處理接口模塊的軟件主要由硬件初始化、自測(cè)試程序、周期數(shù)據(jù)收發(fā)和命令響應(yīng)四大功能組成。其中周期數(shù)據(jù)的收發(fā)包含消息層和數(shù)據(jù)層兩個(gè)層次。消息層負(fù)責(zé)命令的辨識(shí)和數(shù)據(jù)的組織搬運(yùn)，數(shù)據(jù)層負(fù)責(zé)協(xié)議的執(zhí)行和發(fā)送接收等底層任務(wù)。數(shù)據(jù)層基本數(shù)據(jù)幀的格式見(jiàn)圖4所示。這里的同步字、數(shù)據(jù)長(zhǎng)度、校驗(yàn)方式由主機(jī)在初始化時(shí)確定。其中校驗(yàn)方式可選擇兩種，若采用和校驗(yàn)，則檢驗(yàn)位占用1字節(jié)；若使用CRC校驗(yàn)，校驗(yàn)位占2字節(jié)。在周期數(shù)據(jù)收發(fā)的數(shù)據(jù)層中，RS422鏈路分為測(cè)控鏈路和任務(wù)鏈路兩部分。測(cè)控鏈路用于檢測(cè)設(shè)備的連通性和硬件的正確性，任務(wù)鏈路用于任務(wù)系統(tǒng)之間的通信。因此，將用于測(cè)控通信的鏈路設(shè)計(jì)為無(wú)鏈接協(xié)議鏈路，將用于任務(wù)通信的鏈路設(shè)計(jì)為有鏈接協(xié)議鏈路。有鏈接協(xié)議的任務(wù)鏈路的狀態(tài)轉(zhuǎn)移圖見(jiàn)圖5所示。任務(wù)鏈路的工作原理是：上電后首先進(jìn)行通信測(cè)試，主端首先發(fā)送LTST，若從端回復(fù)ALTST為正常，測(cè)試完成后，轉(zhuǎn)入空閑工作狀態(tài)；空閑狀態(tài)時(shí)主從定期進(jìn)行握手操作，當(dāng)主機(jī)存在發(fā)送命令時(shí)，轉(zhuǎn)入消息發(fā)送狀態(tài)，當(dāng)從端發(fā)來(lái)數(shù)據(jù)幀前導(dǎo)碼LHDR時(shí)主端轉(zhuǎn)入消息接收狀態(tài)；消息發(fā)送完成后會(huì)進(jìn)行發(fā)送檢查，如果從接收無(wú)誤會(huì)發(fā)來(lái)ACK握手信號(hào)，當(dāng)出現(xiàn)超時(shí)或從發(fā)來(lái)NACK信號(hào)時(shí)進(jìn)行重新發(fā)送狀態(tài)，重試超過(guò)門限進(jìn)入通信測(cè)試狀態(tài)；消息接收狀態(tài)時(shí)若消息正確則進(jìn)入空閑狀態(tài)，若接收超時(shí)或消息錯(cuò)誤時(shí)發(fā)送NACK通知主端重新發(fā)送，當(dāng)錯(cuò)誤次數(shù)超門限時(shí)進(jìn)入通信測(cè)試狀態(tài)。
簡(jiǎn)易無(wú)人機(jī)攜帶燃料有限，而實(shí)際任務(wù)中往往又要求其盡可能長(zhǎng)時(shí)間的滯空，這就要求各類設(shè)備盡可能地以較小的功耗完成較多的功能。因此本文從硬件軟件等不同層面設(shè)計(jì)來(lái)降低模塊的功耗。降低功耗總的來(lái)說(shuō)有關(guān)閉無(wú)用功能、減少無(wú)用操作和合理器件選型三個(gè)方法。在不使用DSP內(nèi)部的AD、eCAN、SCI等資源時(shí)，可將對(duì)應(yīng)的資源的時(shí)鐘HSPCLK和LSPCLK關(guān)閉，同時(shí)不使能這些資源，以達(dá)到降低功耗的目的。作為降壓型線性電源，TPS74401芯片的耗散功率PD＝（VIN－VOUT）×IOUT，即電源的轉(zhuǎn)換效率取決于輸入輸出電壓差的大小，因此在電源轉(zhuǎn)換電路的設(shè)計(jì)上應(yīng)在滿足電源芯片的最小dropoutvoltage的情況下盡量減小LDO器件輸入輸出電壓差，可提高轉(zhuǎn)換效率減少發(fā)熱功耗，本文中1．8V電源由最接近1．8V電壓的3．3V電源轉(zhuǎn)換而來(lái)。為保持較好的信號(hào)完整性，模塊上的印制板走線阻抗均按照單端50Ω差分100Ω控制。在RS422的發(fā)送端和接收端進(jìn)行阻抗匹配以優(yōu)化信號(hào)質(zhì)量。在發(fā)送端使用33Ω串聯(lián)匹配方式，接收端采用120Ω并聯(lián)匹配方式，由于正常工作時(shí)差分電平約±5V，為降低直流功耗在并聯(lián)匹配電阻處串接一10pF電容，這樣既滿足瞬態(tài)的信號(hào)完整性要求，也可在穩(wěn)態(tài)時(shí)達(dá)到隔離直流，減小匹配電阻上直流功耗的目的。詳見(jiàn)圖6所示。在軟件設(shè)計(jì)方面，采用定時(shí)查詢和中斷接收相結(jié)合的方式，減少DSP對(duì)外設(shè)的多余操作，避免不必要的輪詢操作所產(chǎn)生的功率消耗。本文介紹的串行數(shù)據(jù)接口板在今后的改進(jìn)設(shè)計(jì)中，可以注意合理的器件選型，以達(dá)到降低功耗的目的。例如：現(xiàn)設(shè)計(jì)中1．8V電源轉(zhuǎn)換效率為54％，今后可結(jié)合實(shí)際電流消耗狀況選用合適的開關(guān)電源代替線性電源［4］，并使開關(guān)電源工作在中等或較重負(fù)載狀態(tài)，可提高電源效率至80％左右；現(xiàn)有設(shè)計(jì)中CPLD動(dòng)態(tài)功耗約為0．7W，由于該模塊中邏輯占用資源并不多，因此后期可考慮用更小功耗的中小規(guī)?？删幊踢壿嬈骷鎿Q。目前現(xiàn)有設(shè)計(jì)中未考慮模塊的睡眠喚醒功能，今后可結(jié)合主機(jī)實(shí)際的需求，添加相應(yīng)功能的電路，以降低待機(jī)功耗。
4結(jié)束語(yǔ)
2月7日~11日在舊金山舉辦的2010 ISSCC,以“感知未來(lái)”為主題,向觀眾展示了集成電路的前沿進(jìn)展、未來(lái)的技術(shù)方向以及“后CMOS時(shí)代”硅半導(dǎo)體技術(shù)的替代者。
集成電路發(fā)展的見(jiàn)證者
時(shí)至今日,由IEEE(國(guó)際電氣電子工程師協(xié)會(huì))舉辦的ISSCC已經(jīng)走過(guò)了57個(gè)年頭。集成電路歷史上一些里程碑式的創(chuàng)新大都會(huì)在ISSCC上首次公布:從1962年仙童公司的TTL(晶體管-晶體管邏輯)電路開辟了數(shù)字電路的集成時(shí)代,到1968年泰克公司的集成放大器將模擬電路帶入集成時(shí)代,再到1974年英特爾公司的8位處理器開啟了計(jì)算普及之門;更不用說(shuō)多核、高性能CPU、低功耗技術(shù)、視頻處理器、可編程DSP(數(shù)字信號(hào)處理器)、WiFi、藍(lán)牙、CCD圖像傳感器等人們耳熟能詳?shù)男畔⒓夹g(shù)。
本次會(huì)議設(shè)有10個(gè)議題:低功耗數(shù)字技術(shù)、高性能數(shù)字技術(shù)、存儲(chǔ)器、模擬、射頻、數(shù)據(jù)轉(zhuǎn)換器、無(wú)線、有線、圖像/顯示/微電子機(jī)械系統(tǒng)/醫(yī)療和技術(shù)方向。
根據(jù)ISSCC公布的論文統(tǒng)計(jì),來(lái)自世界多個(gè)國(guó)家和地區(qū)的半導(dǎo)體企業(yè)和高校等研究機(jī)構(gòu)共向大會(huì)提交了638篇論文,其中有210篇被大會(huì)錄用。這兩個(gè)數(shù)字分別略高于2009年的582篇和203篇,稍低于2008年的656篇和237篇。從地域上看,北美和歐洲的論文數(shù)在國(guó)際金融危機(jī)最為嚴(yán)重的2008年也處于谷底,分別為78篇和52篇,而今年則達(dá)到86篇和59篇。從機(jī)構(gòu)分布上看,在會(huì)議上達(dá)到或超過(guò)4篇的共有15家,其中英特爾以13篇位居其首,而產(chǎn)業(yè)界和學(xué)術(shù)界分別以51%和49%的比例在論文數(shù)量上平分秋色。
從注冊(cè)觀眾上,今年的觀眾數(shù)量較2009年提高了一成。集成電路產(chǎn)業(yè)歷來(lái)是整個(gè)IT產(chǎn)業(yè)的風(fēng)向標(biāo),此次會(huì)議在論文和觀眾數(shù)量上都有所回升,這對(duì)于整個(gè)IT產(chǎn)業(yè)是個(gè)好消息。
我國(guó)內(nèi)地是在2005年、2006年和2008年分別由新濤科技(上海)有限公司、中科院半導(dǎo)體所和清華大學(xué)實(shí)現(xiàn)了企業(yè)、研究機(jī)構(gòu)和高校在ISSCC上論文的零突破。
高性能處理器龍爭(zhēng)虎斗
高性能處理器依舊是ISSCC的熱門之一,英特爾與AMD、IBM與Sun這兩對(duì)“冤家對(duì)手”,各自在會(huì)議上亮出自家的“鎮(zhèn)山之寶”。
32nm處理器成為英特爾與AMD比武的擂臺(tái)。英特爾在其《Westmere:32nm IA處理器家族》的論文中,披露了32nm 處理器Westmere系列的技術(shù)細(xì)節(jié)。Westmere在性能上從45nm處理器Nehalem的4內(nèi)核/8線程提升到6內(nèi)核/12線程,L3 緩存從8MB提升到12MB,晶體管數(shù)量則從7.31億個(gè)增加到11.7億個(gè)。得益于32nm制程技術(shù),6個(gè)內(nèi)核的Westmere的芯片面積(240mm2)甚至略小于4個(gè)內(nèi)核的Nehalem(262mm2)。Westmere還在電源輸入端引入了反諧振電路和LC濾波器,以降低電源噪聲對(duì)QPI總線和DDR時(shí)鐘的干擾。
AMD沒(méi)有出現(xiàn)在ISSCC統(tǒng)計(jì)的論文達(dá)到或超過(guò)4篇的統(tǒng)計(jì)名單中,它在《32nm SOI CMOS下實(shí)現(xiàn)的x86-64內(nèi)核》的論文中介紹了未來(lái)AMD 32nm處理器內(nèi)核的一些特征:采用SOI技術(shù),主頻超過(guò)3GHz,單個(gè)內(nèi)核的功耗控制在2.5W~25W之間。
在RISC處理器上,IBM了性能較之上代產(chǎn)品POWER 6有近5倍提升的處理器POWER 7,這種計(jì)算性能的大幅提升,在當(dāng)今處理器的更新?lián)Q代中還是罕見(jiàn)的。POWER 7擁有8個(gè)內(nèi)核,每個(gè)內(nèi)核含4個(gè)線程。POWER 7采用45nm SOI工藝,它將原有外置的L3緩存集成到芯片上,每個(gè)內(nèi)核擁有4MB的L3緩存,整個(gè)芯片的L3緩存高達(dá)32MB,芯片面積為467mm2。
被Oracle納入旗下的Sun在會(huì)上介紹了UltraSPARC家族的下一代產(chǎn)品的技術(shù)特征:采用40nm制程、16內(nèi)核、128線程。這一信息的披露給UltraSPARC的用戶帶來(lái)些許的安慰,但Sun能否將其付諸實(shí)施,那還要Oracle說(shuō)了算。
英特爾還在會(huì)上介紹了采用SoC(片上系統(tǒng))技術(shù)的48內(nèi)核處理器Message passing。這款被稱之為“SCC”(單芯片云計(jì)算)的處理器,除了在數(shù)據(jù)吞吐方面獨(dú)具匠心外,其工作頻率和電壓分別設(shè)有28檔和8檔,可以分別獨(dú)立調(diào)節(jié),從而有效地降低了功耗。
綜觀高端處理器設(shè)計(jì),各家都有自己的獨(dú)門絕技,而各家共同關(guān)注的依舊是在降低功耗的同時(shí)通過(guò)增加內(nèi)核數(shù)量來(lái)提升整體性能。
低功耗處理器跨越1GHz門檻
與高端處理器將對(duì)性能的追求放在首位不同,降低功耗成為低功耗處理器的第一訴求。如今,伴隨著智能手機(jī)、消費(fèi)電子產(chǎn)品以及其他嵌入式應(yīng)用的發(fā)展,性能的提升已經(jīng)成為低功耗處理器亟待解決的問(wèn)題。
以未來(lái)智能手機(jī)的需求為例,它要求具有主頻到達(dá)GHz量級(jí),高達(dá)100Mbps的數(shù)據(jù)傳輸率,而且智能手機(jī)的總功耗應(yīng)該限制在1W水平上。通常,功耗和計(jì)算性能如同魚與熊掌一樣不可兼得。于是,一些創(chuàng)新的技術(shù)被引入低功耗處理器的設(shè)計(jì)之中。
英特爾在本次ISSCC上介紹了一種采用45nm工藝的自適應(yīng)處理器原型。這種處理器內(nèi)核應(yīng)用錯(cuò)誤診斷和錯(cuò)誤恢復(fù)電路,實(shí)現(xiàn)了降低電壓和提高主頻兩個(gè)目的,該處理器在0.8伏這個(gè)超低的、接近門限電壓的工作電壓下,性能提高了22%。與此同時(shí),該芯片1.3GHz的主頻也使得低功耗處理器的主頻突破了1GHz的門檻。
英國(guó)ARM公司介紹了Razor技術(shù),Razor具有時(shí)序錯(cuò)誤探測(cè)、錯(cuò)誤恢復(fù)和電壓-頻率調(diào)節(jié)功能。采用這一技術(shù)的65nm ARM ISA處理器,工作在1GHz主頻和1.1伏時(shí),可在功耗降低52%的同時(shí)保持性能不變。
Ultra Low-Power
Electronics and Design
2004, 273pp.
Hardcover $ 159.00
ISBN 1-4020-8075-1
Kluwer Academic Publishers
E.馬茨著
20世紀(jì)70年代，英特爾公司(Intel)的戈登?摩爾(Gordan Moore)預(yù)言：芯片上晶體管的數(shù)量將每隔18個(gè)月至兩年就會(huì)翻一番，是原來(lái)的兩倍，這即是“摩爾定律”。在過(guò)去的25年當(dāng)中，信息技術(shù)的發(fā)展證實(shí)了摩爾定律，而且業(yè)界也認(rèn)為摩爾定律將會(huì)繼續(xù)有效很長(zhǎng)一段時(shí)間。現(xiàn)在是我們不得不面對(duì)摩爾定律的成功所帶來(lái)的后果的時(shí)候了。本書出現(xiàn)在基于65納米的CMOS技術(shù)的集成電路剛剛出現(xiàn)的時(shí)候，這種工藝的集成電路將用到的很多技術(shù)，本書都一一進(jìn)行了充分討論。這就是為什么我們?cè)谛⌒突矫嫒〉弥卮蟪晒Φ耐瑫r(shí)，也引發(fā)出了在電源管理方面的很多新的問(wèn)題。
問(wèn)題的關(guān)鍵和物理根源在于：集成電路當(dāng)中對(duì)于功耗有影響的諸多因素的發(fā)展速度存在著差異，晶體管速度和密度的上升發(fā)展比晶體管功耗下降要快很多，所以，總的意義上來(lái)說(shuō)每個(gè)晶體管單位面積的功耗是上升的。因此，低功耗技術(shù)對(duì)于信息技術(shù)的發(fā)展具有很大的意義，本書匯集了低功耗技術(shù)的多篇論文，主要題目如下：（1）超低功耗設(shè)計(jì)：設(shè)備和邏輯設(shè)計(jì)方法；（2）片上光學(xué)互聯(lián)的低功耗技術(shù)；（3）納米技術(shù)的低功耗技術(shù)；（4）靜態(tài)漏電電壓的降低；（5）多處理器片上系統(tǒng)的節(jié)能共享存儲(chǔ)器系統(tǒng)結(jié)構(gòu)；（6）低功耗嵌入式系統(tǒng)的轉(zhuǎn)換cache；（7）片上多處理器的功耗降低技術(shù)；（8）節(jié)能嵌入式DSP和多媒體處理的體系結(jié)構(gòu)和設(shè)計(jì)技術(shù)；（9）軟件功耗最優(yōu)化的源碼級(jí)模型；（10）降低功耗的轉(zhuǎn)換擴(kuò)展；（11）無(wú)線掌上電腦的低功耗網(wǎng)絡(luò)替換技術(shù)；（12）低功耗片上網(wǎng)絡(luò)設(shè)計(jì)；（13）高端工業(yè)片上網(wǎng)絡(luò)的系統(tǒng)級(jí)電壓模型；（14）低功耗端到端碼流對(duì)移動(dòng)手持設(shè)備的適配。
本書適合計(jì)算機(jī)體系結(jié)構(gòu)和電子信息專業(yè)的研究生和工程技術(shù)人員閱讀，也適合相關(guān)專業(yè)的人員參考。
丁丹，碩士生
（中國(guó)科學(xué)院計(jì)算技術(shù)研究所）
關(guān)鍵詞:低功耗設(shè)計(jì);電源關(guān)斷; CPF格式
The Design Implementation Based on Power Shut off Technology
WANG Dian-chao YI Xing-yong Pan Liang
(CEC Huada Electronic Design Co.,Ltd. Beijing 100102,China)
Abstract:The technology of Power Shut Off(PSO) refers to shutting off the power of the module when it dose not work in a period of time, in order to reduce chip power .The CPF format developed by Cadence company was adopted in this paper to define each low power cell and to introduce implementation flow of PSO through an experimental case. The result shows that the chip's static power can be effectively reduced when the PSO technology is used.
Key words: Low power design; Power Shot Off; CPF format
1引言
隨著系統(tǒng)芯片(SoC) 采用更先進(jìn)的制造工藝并集成更多的功能,它所面臨的高性能與低功耗的矛盾越來(lái)越突出。對(duì)于130nm及以下的工藝,芯片的功耗密度越來(lái)越高、漏電功耗所占比例越來(lái)越大,在90 nm時(shí),靜態(tài)功耗在總功耗的比例已經(jīng)接近1/3,如圖1所示,所以在芯片的設(shè)計(jì)過(guò)程中,除了對(duì)芯片的動(dòng)態(tài)功耗進(jìn)行優(yōu)化外,還要對(duì)芯片的靜態(tài)功耗進(jìn)行有效的優(yōu)化。
芯片中某些模塊在一段時(shí)間內(nèi)不工作時(shí),通過(guò)將其供電電源關(guān)斷,從而達(dá)到降低芯片功耗的目的。電源關(guān)斷(PSO)技術(shù)是最有效的降低靜態(tài)功耗的技術(shù)之一。本文通過(guò)采用Cadence公司的CPF格式來(lái)定義各個(gè)低功耗單元,用實(shí)例來(lái)介紹實(shí)現(xiàn)電源關(guān)斷的過(guò)程,并對(duì)結(jié)果進(jìn)行了分析。
2 電源關(guān)斷技術(shù)
及CPF格式定義低功耗單元
2.1 電源關(guān)斷技術(shù)簡(jiǎn)介
如果某一模塊在一段時(shí)間內(nèi)不工作,可以關(guān)掉它的供電電源。關(guān)掉供電電源可以使用設(shè)置在模塊頂部或底部的Power Switch開關(guān),通常在使用后端工具進(jìn)行布局布線時(shí)加入。斷電后,模塊進(jìn)入睡眠模式,其漏電功率很小。喚醒時(shí),為了使模塊盡快恢復(fù)工作模式,需要保持關(guān)電前的狀態(tài),保持寄存器(SRPG)可用于記憶狀態(tài)。 為了使保持寄存器記憶狀態(tài),模塊的電源關(guān)斷時(shí),需要常開電源為保持寄存器供電。為了保證在睡眠模式時(shí),下一級(jí)的輸入不會(huì)懸空,設(shè)計(jì)中需要插入隔離單元(Isolation Cell),提供一個(gè)“1”或“0” 的輸出,使下一級(jí)的輸入為確定的邏輯值。綜上所述,電源關(guān)斷設(shè)計(jì)需要工藝庫(kù)中提供的低功耗單元包括:包括保持寄存器(SRPG)、隔離單元(ISO)、常開緩沖器(always on buffer)及電源開關(guān)(power switch)等低功耗單元。
2.2 CPF格式定義低功耗單元
面臨低功耗設(shè)計(jì),EDA工具供應(yīng)商強(qiáng)調(diào)整個(gè)流程進(jìn)行優(yōu)化來(lái)實(shí)現(xiàn)低功耗自動(dòng)管理的概念,同時(shí)簡(jiǎn)化設(shè)計(jì)的復(fù)雜性。由Cadence公司開發(fā)、Si2(silicon integration initiative)的低功耗聯(lián)盟(LPC)管理的通用功率格式(CPF,common power format)首先于2005年向行業(yè)開放。Synopsys后來(lái)聯(lián)合Mentor和Magma等公司開發(fā)了統(tǒng)一功率格式(UPF,unified power format)于2007年2月底作為一項(xiàng)Accellera標(biāo)準(zhǔn)出臺(tái)。 UPF和CPF命令十分類似,只是各自對(duì)應(yīng)于不同的EDA工具。如圖2所示CPF設(shè)計(jì)流程。
CPF文件允許用戶在整個(gè)RTL-GDSII設(shè)計(jì)流程中定義功率設(shè)計(jì)意圖和約束條件,使用Tcl腳本文件,用戶可以使用其中的命令完成諸如建立和管理電源域、確定隔離和保持、定義與電源相關(guān)的規(guī)則和約束條件等等。
3基于電源關(guān)斷技術(shù)的設(shè)計(jì)實(shí)現(xiàn)
3.1設(shè)計(jì)實(shí)例介紹
測(cè)試芯片采用了電源關(guān)斷的低功耗設(shè)計(jì)技術(shù),芯片中劃分了5個(gè)獨(dú)立的電源域,其中PD0為常開電源域,PD1-PD4為可關(guān)斷電源域,電源域中的寄存器在綜合階段全部替換成了保持寄存器,因此可以在電源重新上電后恢復(fù)斷電前的數(shù)據(jù)。芯片的邏輯部分供電電壓為1.8V,芯片中包含了一塊電源可關(guān)斷的SRAM模塊,如圖3所示。
物理實(shí)現(xiàn)選用的工藝庫(kù)為130nm低功耗庫(kù),庫(kù)中包含了電源關(guān)斷設(shè)計(jì)所需要的低功耗單元。
3.2芯片的物理設(shè)計(jì)
相對(duì)于普通設(shè)計(jì),在物理實(shí)現(xiàn)過(guò)程中,低功耗設(shè)計(jì)有一些特殊的步驟,需要在設(shè)計(jì)過(guò)程中加以注意,如加入power switch開關(guān)、添加連接常開電源的well tap 單元等等。接下來(lái)將對(duì)設(shè)計(jì)實(shí)現(xiàn)中的特殊步驟加以介紹。完整的低功耗設(shè)計(jì)實(shí)現(xiàn)流程如下:
3.2.1 添加 Power switch 開關(guān)
對(duì)需要關(guān)斷的Power Domain,添加power switch開關(guān),在添加開關(guān)時(shí)要保證power switch屬于所添加的電源區(qū)域,同時(shí)起始點(diǎn)設(shè)置為布線間距的整數(shù)倍,否則在布線后插入filler會(huì)產(chǎn)生空隙。本次設(shè)計(jì)中power switch插入的起始點(diǎn)為264,此距離為采用的130nm工藝庫(kù)中布線間距(0.48)的整數(shù)倍。插入power switch腳本如下:
#PD1
addPowerSwitch-column
-powerDomain PD1
-globalSwitchCellName scs8lp_sleep_head_L
-leftOffset 264 -enablePinIn sleep
-enablePinOut sleepout
-enableNetIn instance_core/UNCONNECTED22
-enableNetOut sw_out
-checkerBoard 1
-horizontalPitch 900.0
3.2.2加入well tap單元:
對(duì)于常開電源區(qū)和可關(guān)斷電源區(qū),需要添加不同類型的well tap,對(duì)于常開電源區(qū),加入普通類型的well tap;但對(duì)于可關(guān)斷電源區(qū),由于電源關(guān)斷后,仍然有保持寄存器中的一部分邏輯電路在工作,即保存關(guān)斷前的數(shù)值,因此,必須對(duì)這部分工作的器件進(jìn)行阱連接。添加特殊類型的well tap。如圖4所示,well tap單元上加有窄的stripe,以保證well tap供電,進(jìn)而使保持寄存器工作部分的邏輯電路的阱連接。
3.2.3 Buffer tree synthesis for SRPG and ISO cell
對(duì)于各個(gè)電源區(qū)域保持寄存器的控制端,由于受到同一個(gè)控制信號(hào)的驅(qū)動(dòng),容易產(chǎn)生信號(hào)的延時(shí)及max fanout不滿足問(wèn)題,通常對(duì)這些端口的信號(hào)線進(jìn)行buffer tree synthesis,進(jìn)而對(duì)信號(hào)到達(dá)不同寄存器的skew進(jìn)行平衡。
隔離單元與保持寄存器單元類似,也要對(duì)控制信號(hào)端進(jìn)行buffer tree synthesis。
相應(yīng)的腳本如下:
#SRPG enable signal buffer tree synthesis
selectNet instance_core/n_594
bufferTreeSynthesis -bufList{scs8lp_bufkapwr_1scs8lp_bufkapwr_4}
-maxDelay 300ps
-net instance_core/n_594
-fixedBuf
-fixedNet
# isolation enable signal buffer tree synthesis
selectNetinstance_core/n_8065
bufferTreeSynthesis -bufList {scs8lp_buf_4}
-maxDelay 300ps
-net instance_core/n_8065
-fixedBuf
-fixedNet
在進(jìn)行buffer tree synthesis 過(guò)程中,一定要設(shè)置-fixedBuf fixedNet,否則優(yōu)化過(guò)程中,會(huì)使常開的buffer被普通buffer替代,致使期望保存或恢復(fù)的數(shù)值不能正確操作。
3.2.4 Always on pin connected for SRPG
保持寄存器用于受到電源關(guān)斷的區(qū)域,保持寄存器一般包含兩級(jí):主級(jí)與存儲(chǔ)級(jí)。主級(jí)與本地(可開關(guān))電源軌相連。存儲(chǔ)級(jí)與常開電源相連,以便用最小的漏電電流保持正常狀態(tài),存儲(chǔ)級(jí)通常使用高閾值電壓晶體管。如圖5所示130nm工藝庫(kù)中保持寄存器版圖,其中kapwr為常開電源Pin。
保持寄存器的性能與常規(guī)寄存器幾乎完全一樣,不過(guò)需要更大的面積和稍高的動(dòng)態(tài)耗電。在正常運(yùn)行過(guò)程中,這些寄存器具有與其他標(biāo)準(zhǔn)寄存器相同的功能,一旦發(fā)出保持啟動(dòng)信號(hào),寄存器就進(jìn)入保持模式,意味著可以關(guān)閉電源,處于保持模式時(shí),時(shí)鐘和重置信號(hào)不起作用。
在時(shí)鐘樹綜合之前,需要對(duì)保持寄存器的常開電源Pin進(jìn)行連接。布線器會(huì)把選中的器件、選中的pin連接到指定的電源stripe上去,腳本如下:
#SRPG virtpwr connected by nanoroute
setNanoRouteMode -routeHonorPowerDomain true
setPGPinUseSignalRoute scs8lp_srsdfrtp_1:kapwr scs8lp_bufkapwr_1:kapwr
scs8lp_bufkapwr_4:kapwr
selectNet VDD1V8
setNanoRouteMode -routeSelectedNetOnly true
globalDetailRoute
setNanoRouteMode -routeSelectedNetOnly false
以上幾個(gè)步驟為電源關(guān)斷設(shè)計(jì)中相對(duì)普通設(shè)計(jì)需要特別注意的地方,布局布線完成后,需要進(jìn)行詳細(xì)的DRC/LVS檢查。
4芯片的測(cè)試結(jié)果分析
芯片從Foundry返回后,測(cè)試結(jié)果表明,芯片可以實(shí)現(xiàn)電源關(guān)斷的操作,重新上電后,可以實(shí)現(xiàn)數(shù)據(jù)的恢復(fù),如圖6所示。
對(duì)于單個(gè)可關(guān)斷的電源域,動(dòng)態(tài)功耗為:3.04-3.25mA,供電電源關(guān)斷后,靜態(tài)功耗為: 189-200nA,從上述結(jié)果可以看出,芯片采用電源關(guān)斷技術(shù),可以有效的降低芯片的靜態(tài)功耗。對(duì)于手持式設(shè)備,芯片的靜態(tài)功耗或待機(jī)功耗要求苛刻,對(duì)一些認(rèn)證IP,認(rèn)證結(jié)束后,芯片正常工作狀態(tài)下,不需要其繼續(xù)工作,可以考慮采用電源關(guān)斷技術(shù),關(guān)斷其供電電源;對(duì)于某些特殊的IP或Memory等,也可以同樣采用此技術(shù)。
5結(jié)束語(yǔ)
電源關(guān)斷技術(shù)要求從系統(tǒng)級(jí)處了解在哪里增加電源門,怎樣及何時(shí)去控制這些電源門。同時(shí)切斷設(shè)計(jì)的電源必須能節(jié)省功耗,因?yàn)樵跀嚯姾图与娹D(zhuǎn)換期間的功率純粹是浪費(fèi)的。斷電和加電要求一定的轉(zhuǎn)換周期,也需要通過(guò)仿真來(lái)對(duì)比電源關(guān)斷時(shí)節(jié)省的功率以及加電時(shí)耗費(fèi)的切換功率,同時(shí),也必須權(quán)衡考慮為實(shí)現(xiàn)此省電技術(shù)而需要的芯片面積和關(guān)斷該設(shè)計(jì)所導(dǎo)致的任何性能降低。
采用電源關(guān)斷技術(shù)實(shí)現(xiàn)芯片設(shè)計(jì),要從綜合階段開始,綜合過(guò)程中插入隔離單元并把普通寄存器替換為保持寄存器。接著,物理實(shí)現(xiàn)階段必須了解頂部/底部(header/footer)開關(guān)的特殊電源連接需求,正確的將開關(guān)插入各自的電源域中,同時(shí)要添加特殊類型的well tap,以保證保持寄存器常開部分邏輯電路的阱連接,在時(shí)鐘樹綜合之前,需要對(duì)保持寄存器的常開電源Pin進(jìn)行連接等等。
為確保流片成功,芯片設(shè)計(jì)要求通過(guò)時(shí)序和信號(hào)完整性分析,來(lái)解決開關(guān)中額外的IR-drop壓降、通過(guò)隔離單元的時(shí)延和控制信號(hào)對(duì)噪聲的靈敏度問(wèn)題。等效性檢查應(yīng)包括電源域識(shí)別、隔離/電源開關(guān)使能的驗(yàn)證以及狀態(tài)保持的睡眠/喚醒序列檢查等等。
基于以上論述,是否采用電源關(guān)斷設(shè)計(jì)要經(jīng)過(guò)仔細(xì)的分析,準(zhǔn)確的評(píng)估芯片設(shè)計(jì)中采用電源關(guān)斷技術(shù)后可以優(yōu)化靜態(tài)功耗的比例。同時(shí),物理設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,需要特別注意與其他普通設(shè)計(jì)的區(qū)別。
參考文獻(xiàn)
[1] 陳春章 艾霞 王國(guó)維編著 數(shù)字集成電路物理設(shè)計(jì) 北京: 科學(xué)出版社 2008
[2] 虞希清 專用集成電路設(shè)計(jì)實(shí)用教程 杭州:浙江大學(xué)出版社 2007
[3] Himanshu Bhatnagar 著 張文俊 譯 高級(jí)ASIC芯片綜合 北京:清華大學(xué)出版社 2007
[4] 李強(qiáng) 超高頻射頻電子標(biāo)簽芯片中低功耗電路研究(博士論文)上海:復(fù)旦大學(xué)2005
[5]Michael Keating David Flynn Low Power Metho- dology Manual For System-on-Chip DesignUSA: Springer publishing company 2006
[6] 張培勇 32位嵌入式CPU的超深亞微米物理實(shí)現(xiàn)與驗(yàn)證 杭州:浙江大學(xué),2004.6
[7] 韋健 低功耗邏輯電路設(shè)計(jì)及在RISC設(shè)計(jì)中的研究(博士學(xué)位論文) 杭州:浙江大學(xué),2001
[8] 楊波 低功耗微處理器體系結(jié)構(gòu)的研究與設(shè)計(jì)(博士學(xué)位論文) 西安:西北工業(yè)大學(xué),2001
[9] Samir Palnitkar Verilog HDL A Guide to Digital Design and Synthesis 北京:電子工業(yè)出版社 2006
作者簡(jiǎn)介
王殿超,北京中電華大電子設(shè)計(jì)有限責(zé)任公司芯片工程部 物理設(shè)計(jì)工程師;
隨著測(cè)控技術(shù)的迅猛發(fā)展，以嵌入式計(jì)算機(jī)為核心的數(shù)據(jù)采集系統(tǒng)己經(jīng)在測(cè)控領(lǐng)域中占到了統(tǒng)治地位。數(shù)據(jù)采集系統(tǒng)是將現(xiàn)場(chǎng)采集到的數(shù)據(jù)進(jìn)行處理、傳輸、顯示、存儲(chǔ)等操作。數(shù)據(jù)采集系統(tǒng)的主要功能是把模擬信號(hào)變成數(shù)字信號(hào)，并進(jìn)行分析、處理、存儲(chǔ)和顯示。
本論文工作所開發(fā)研制的數(shù)據(jù)采集系統(tǒng)由嵌入式微處理器、日歷時(shí)鐘芯片、模數(shù)轉(zhuǎn)換器、非易失性存儲(chǔ)器等器件組成。運(yùn)用最小功耗設(shè)計(jì)理論設(shè)計(jì)，可以在電池供電的情況下長(zhǎng)期采集和記錄數(shù)據(jù)，可長(zhǎng)時(shí)間處于工作狀態(tài)。通過(guò)具有報(bào)警輸出的日歷時(shí)鐘芯片等組成喚醒單元，可在設(shè)定時(shí)間開啟電源。上電后，采用單片機(jī)控制數(shù)據(jù)采集、存儲(chǔ)以及對(duì)時(shí)鐘芯片的再設(shè)定等，而數(shù)碼管作為設(shè)定指示和時(shí)間、采集到模擬量信號(hào)的顯示。
系統(tǒng)通過(guò)仿真總線的方式擴(kuò)展較大容量外部存儲(chǔ)器，可存儲(chǔ)的多次采集時(shí)間和采集數(shù)據(jù)。而利用更換存儲(chǔ)器方式，或利用串行口通信方式可將存儲(chǔ)器中的數(shù)據(jù)發(fā)送到便攜式電腦中作進(jìn)一步處理。
關(guān)鍵字：?jiǎn)纹瑱C(jī)，低功耗，數(shù)據(jù)采集，定時(shí)
摘要 1
Summary 2
第1章 文獻(xiàn)綜述 1
略………
第2章 定時(shí)采集系統(tǒng)的硬件設(shè)計(jì) 18
略………
第3章 定時(shí)采集系統(tǒng)的軟件設(shè)計(jì) 38
略………
第4章 系統(tǒng)低功耗設(shè)計(jì) 48
略………
第5章 定時(shí)數(shù)據(jù)采集系統(tǒng)使用介紹 51
結(jié)論 56
致謝 58
參考文獻(xiàn) 59
附錄1 60（程序）
附錄2 70（數(shù)字儀器）
附錄3 76（Digital Instruments）
（附錄不在論文字?jǐn)?shù)內(nèi)）
：33000多字的本科論文，適合自動(dòng)化、電信與通信專業(yè)
有中英文摘要、目錄、圖、參考文獻(xiàn)
400元
從嵌入式處理器來(lái)看，從最初的4位處理器，目前仍在大規(guī)模應(yīng)用的8位單片機(jī)、到日益受到廣泛青睞的32位MCU，以及更高性能的64位嵌入式處理器，目前具有嵌入式功能特點(diǎn)的處理器已逾千種，數(shù)十種常用的體系架構(gòu)。廣闊的市場(chǎng)應(yīng)用前景吸引了大量的半導(dǎo)體公司參與競(jìng)爭(zhēng)，其中從ASIC、MCU、DSP到FPGA以及因?yàn)榻Y(jié)合了MCU和DSP優(yōu)勢(shì)而近年來(lái)異軍突起的匯聚式處理器，處理器速度越來(lái)越快、性能越來(lái)越強(qiáng)，而功耗和價(jià)格卻越來(lái)越低。目前。豐富的嵌入式處理器已經(jīng)廣泛應(yīng)用到從國(guó)防、工業(yè)、汽車到醫(yī)療設(shè)備和消費(fèi)電子等幾乎所有的行業(yè)和領(lǐng)域。
匯聚式處理器解決嵌入式設(shè)計(jì)技術(shù)挑戰(zhàn)
盡管嵌入式設(shè)計(jì)經(jīng)過(guò)數(shù)十年的發(fā)展，在核心處理器硬件平臺(tái)、嵌入式操作系統(tǒng)和開發(fā)工具上已經(jīng)有廣泛的選擇，然而隨著市場(chǎng)競(jìng)爭(zhēng)加劇、系統(tǒng)日益復(fù)雜化，目標(biāo)應(yīng)用對(duì)系統(tǒng)的功能、性能、成本的要求也日趨苛刻。工程師所面臨的設(shè)計(jì)挑戰(zhàn)似乎并沒(méi)有隨著半導(dǎo)體技術(shù)的發(fā)展降低，甚至日益增高，工程師在進(jìn)行方案選擇時(shí)必須正確評(píng)估應(yīng)用面臨的挑戰(zhàn)。
處理能力要求越來(lái)越高。系統(tǒng)本身的復(fù)雜功能、友好的界面設(shè)計(jì)要求、各種接口和通信需求都需要占用大量的MIPS處理能力，單一的傳統(tǒng)MCU或ASIC很多時(shí)候難以滿足系統(tǒng)高處理能力的需求，雙芯片甚至三芯片解決方案日益增多，但隨之而來(lái)的高設(shè)計(jì)復(fù)雜性、功耗和BOM(材料清單)成本讓方案缺乏競(jìng)爭(zhēng)性。此外，當(dāng)前嵌入式系統(tǒng)設(shè)計(jì)，特別是一些新產(chǎn)品和功能復(fù)雜的嵌入式產(chǎn)品設(shè)計(jì)，要在設(shè)計(jì)周期很有限的條件下完全從零開始實(shí)現(xiàn)設(shè)計(jì)已經(jīng)變得不現(xiàn)實(shí)，也不具成本效益。因此，是否能提供完善的開發(fā)工具套件、必要的軟件模塊、成熟的參考設(shè)計(jì)、系統(tǒng)設(shè)計(jì)支持，以及是否有完整的設(shè)計(jì)生態(tài)系統(tǒng)等，對(duì)于是否能按期高質(zhì)量地完成系統(tǒng)設(shè)計(jì)非常關(guān)鍵。
標(biāo)準(zhǔn)的多樣性和不確定性帶來(lái)產(chǎn)品升級(jí)換代的顧慮。當(dāng)前在各個(gè)行業(yè)都面臨一些創(chuàng)新型應(yīng)用，例如智能電表和智能視頻監(jiān)控等，這些應(yīng)用都具有一定開創(chuàng)性，目前沒(méi)有或尚未形成行業(yè)統(tǒng)一的標(biāo)準(zhǔn)，如何在保證搶占市場(chǎng)窗口期的先機(jī)，同時(shí)確保當(dāng)前的設(shè)計(jì)滿足未來(lái)變化的市場(chǎng)和技術(shù)需求，必須考慮方案的可擴(kuò)展性和性能裕量。
低功耗的要求日益苛刻。處理器性能要求越來(lái)越高，而系統(tǒng)功耗要求越來(lái)越低，這幾乎形成一對(duì)矛盾。然而，實(shí)際設(shè)計(jì)過(guò)程中，工程師不得不面對(duì)這種近乎矛盾的需求。隨著半導(dǎo)體工藝技術(shù)、嵌入式處理器架構(gòu)優(yōu)化以及設(shè)計(jì)技術(shù)的改進(jìn)，低功耗設(shè)計(jì)技術(shù)日新月異，電壓、工作頻率自適應(yīng)調(diào)整技術(shù)、多工作模式的節(jié)能技術(shù)、數(shù)字電源管理技術(shù)，以及低功耗的最新半導(dǎo)體工藝技術(shù)應(yīng)用層出不窮。在眾多方案中選擇滿足設(shè)計(jì)功率預(yù)算要求的系統(tǒng)方案也是系統(tǒng)設(shè)計(jì)成功的關(guān)鍵因素之一。
選擇具有廣泛嵌入式系統(tǒng)支持能力的解決方案非常重要。目前可用的嵌入式操作系統(tǒng)眾多，各具優(yōu)勢(shì)，硬件平臺(tái)方案對(duì)這些操作系統(tǒng)的支持能力是進(jìn)行方案選型的考慮要點(diǎn)之一。
以Mcu或AsIc為核心器件的硬件平臺(tái)方案在解決上述嵌入式系統(tǒng)設(shè)計(jì)要求上正面臨挑戰(zhàn)，有限的處理能力通常難以滿足很多應(yīng)用的高處理能力需求，或者缺乏進(jìn)行功能擴(kuò)展和產(chǎn)品升級(jí)換代的設(shè)計(jì)靈活性，某些設(shè)計(jì)為了滿足系統(tǒng)的處理能力要求而增加DsP或協(xié)處理器，從而增加系統(tǒng)的復(fù)雜性、功耗和成本。
結(jié)合MCU和DsP性能優(yōu)勢(shì)的匯聚式處理器是有效解決上述設(shè)計(jì)挑戰(zhàn)的方案之一，而ADI公司Blackfin處理器是目前市面上唯一的匯聚式處理器產(chǎn)品。匯聚式處理器典型應(yīng)用有電力應(yīng)用的智能電表，安防應(yīng)用的視頻監(jiān)控，醫(yī)療設(shè)備的便攜式房顫監(jiān)測(cè)儀，工業(yè)應(yīng)用的3DLevelScanner三維曲面測(cè)量?jī)x等。預(yù)覽全文，請(qǐng)?jiān)L問(wèn)本刊網(wǎng)。
科學(xué)大師是引用出來(lái)的
在一次期刊培訓(xùn)會(huì)上，我國(guó)一位期刊研究專家語(yǔ)出驚人：“科學(xué)大師不是評(píng)出來(lái)的，而是引用出來(lái)的?！崩邕_(dá)爾文的相對(duì)論、牛頓三大定律的引用率都屬最高級(jí)。但目前，我國(guó)科技論文的引用量和引用率偏少，這不僅不利于眾多科研成果傳播，也不利于科研新人的顯現(xiàn)，因此，應(yīng)該鼓勵(lì)科研人員在學(xué)術(shù)論文中多引用文章和著作。
關(guān)鍵詞：MSP430單片機(jī) 低功耗 硬件設(shè)計(jì)
1.設(shè)計(jì)的意義
本次設(shè)計(jì)的溫度采集報(bào)警系統(tǒng)是一種能夠長(zhǎng)期自動(dòng)工作的設(shè)備，它使用的電源為電池也可為充電電池，因此其功耗的大小直接決定了其使用的時(shí)間的長(zhǎng)短。而且一般情況下這類系統(tǒng)的工作環(huán)境都比較惡劣，因此，對(duì)該系統(tǒng)進(jìn)行低功耗設(shè)計(jì)不僅便于延長(zhǎng)使用壽命，便與安裝、管理與維護(hù)，而且由于該系統(tǒng)具有其他無(wú)人值守自動(dòng)設(shè)備相似的特點(diǎn)，對(duì)該系統(tǒng)進(jìn)行低功耗設(shè)計(jì)的方式方法可以應(yīng)用到其他設(shè)計(jì)中，這具有非常重要的社會(huì)效益和經(jīng)濟(jì)效益。本設(shè)計(jì)的應(yīng)用性比較強(qiáng)，如稍加改裝可做實(shí)驗(yàn)室溫濕度監(jiān)控系統(tǒng)、倉(cāng)儲(chǔ)溫濕度監(jiān)控系統(tǒng)、工業(yè)環(huán)境監(jiān)控系統(tǒng)等。
2.系統(tǒng)的設(shè)計(jì)
2.1總體設(shè)計(jì)方案
本系統(tǒng)對(duì)溫度數(shù)據(jù)進(jìn)行采集，溫度傳感器通過(guò)某種關(guān)系的換算，就可以得到溫度與輸出電壓的關(guān)系，單片機(jī)通過(guò)模擬口采集得到傳感器輸出電壓，通過(guò)設(shè)置的參考電壓就可以得到傳感器的輸入帶電壓，再通過(guò)一定關(guān)系的轉(zhuǎn)換就獲得溫度參數(shù)，將得到的溫度參數(shù)進(jìn)行分析后進(jìn)行相應(yīng)的處理，比如顯示或者報(bào)警。另外系統(tǒng)通過(guò)鍵盤輸入來(lái)完成對(duì)報(bào)警溫度的上、下限設(shè)置；通過(guò)顯示電路將得到的數(shù)據(jù)顯示出來(lái)；當(dāng)溫度超過(guò)上限和下限的時(shí)候，系統(tǒng)進(jìn)行報(bào)警，報(bào)警通過(guò)驅(qū)動(dòng)一個(gè)蜂鳴器來(lái)實(shí)現(xiàn)。
本設(shè)計(jì)的系統(tǒng)硬件部分主要包括CPU處理模塊、傳感器采集模塊、鍵盤輸入模塊、電源及復(fù)位模塊[1]、報(bào)警模塊[2]、顯示模塊[3]以及串口通信模塊等。整個(gè)系統(tǒng)的原理框圖如圖2-1所示：
2.2設(shè)計(jì)的基本思路
2.2.1系統(tǒng)的低功耗設(shè)計(jì)
一個(gè)單片機(jī)系統(tǒng)的功耗受多因素的影響，主要有系統(tǒng)的技術(shù)指標(biāo)，芯片和元器件的選擇，及系統(tǒng)的工作方式等。本次設(shè)計(jì)的溫度采集報(bào)警系統(tǒng)是作為工業(yè)用表，故采用干電池或鋰電池供電，而電池的容量有限，因此本系統(tǒng)的功耗問(wèn)題成為設(shè)計(jì)的重點(diǎn)問(wèn)題。具體設(shè)計(jì)方案如下：
（1）選擇低功耗的CPU
在一個(gè)系統(tǒng)中CPU是核心控制部分，主要工作均由其完成。其能耗也是整個(gè)系統(tǒng)中最大的一部分。目前51系列單片機(jī)[4]技術(shù)成熟，且其功能強(qiáng)大，性價(jià)比高。但相對(duì)MSP430單片機(jī)來(lái)說(shuō)51系列的接口功能有限，外設(shè)電路較復(fù)雜，尤其是其功耗較大（功耗是MSP430系列的3倍左右），所以51系列不適合用在低功耗系統(tǒng)中。因此，本系統(tǒng)選用TI公司的MSP430F149型16位單片機(jī)[5]，該單片機(jī)的功能十分強(qiáng)大、開發(fā)方便而且其功耗極低是市場(chǎng)上倍受好評(píng)、應(yīng)用最多的一類低功耗單片機(jī)。
（2）選擇低的供電電壓[6]
在單片機(jī)控制系統(tǒng)中，系統(tǒng)的功耗往往和電源電壓的大小成一定比例關(guān)系，電源電壓高，系統(tǒng)的功耗相應(yīng)的也會(huì)增大，因此在功耗要求比較嚴(yán)格的低功耗溫度采集報(bào)警系統(tǒng)中，在保證功能的前提下，盡量選擇低的電源電壓。本系統(tǒng)中選用三節(jié)干電池4.5V供電。
（3）選擇低功耗器件
除選用低功耗的CPU外，其余器件也應(yīng)為低功耗型，如選用 COMS器件，它最大的優(yōu)點(diǎn)是微功耗（靜態(tài)功耗幾乎為零），其次是輸出邏輯電平范圍大，因而抗干擾能力強(qiáng)，所以 COMS 器件是低功耗電路和便攜式儀器的最佳搭檔。同時(shí)器件參數(shù)也應(yīng)低功耗。本系統(tǒng)中用的元器件都具有低壓供電、低功耗的性能。如MAX6613型溫度傳感器[7] [8]。
（4）系統(tǒng)低功耗的運(yùn)行管理
在軟件編程時(shí)選用合適的工作模式，合理利用單片機(jī)提供的閑置、掉電工作方式，盡量避免循環(huán)、查詢、動(dòng)態(tài)掃描等工作方式；對(duì)電路中的其它用電模塊進(jìn)行電源管理，即根據(jù)工作需要才接通相應(yīng)模塊的電源。
2.2.2 系統(tǒng)的抗干擾設(shè)計(jì)
目前， 許多智能儀表均使用微機(jī)（包括單片機(jī)）作為控制系統(tǒng)。在使用時(shí)，不可避免地會(huì)受到電磁干擾。電磁干擾不但會(huì)降低儀表的使用精度， 而且常常使系統(tǒng)失靈或死機(jī)。因此， 抗干擾設(shè)計(jì)[7]是智能儀表設(shè)計(jì)的重要部分。本系統(tǒng)中抗干擾設(shè)計(jì)從兩方面來(lái)考慮，一是在硬件設(shè)計(jì)上采取適當(dāng)?shù)拇胧﹣?lái)抑制和消除干擾， 例如合理的屏蔽、隔離、濾波、接地、布線等。另一方面是從系統(tǒng)軟件設(shè)計(jì)上采取一定措施來(lái)提高系統(tǒng)的抗干擾能力， 即使系統(tǒng)受到干擾， 也能自動(dòng)地快速恢復(fù)正常工作。
3.總結(jié)及展望
溫度的測(cè)量控制廣泛應(yīng)用于人們的生產(chǎn)和生活中，特別是在冶金、化工、建材、食品、機(jī)械、石油等工業(yè)中具有舉足重輕的作用。結(jié)合超低功耗技術(shù)，本文運(yùn)用多種技術(shù)手段，包括電子電路技術(shù)，溫度傳感器技術(shù)，數(shù)據(jù)采集技術(shù)，單片機(jī)控制技術(shù)及數(shù)據(jù)傳輸?shù)?，綜合采用電子、控制等多方面的知識(shí)設(shè)計(jì)了低功耗溫度采集報(bào)警系統(tǒng)。該系統(tǒng)以MAX6613溫度傳感器為溫度采集器，MSP430F149單片機(jī)為主控芯片，實(shí)現(xiàn)溫度的自動(dòng)采集報(bào)警。本設(shè)計(jì)僅是對(duì)低功耗溫度采集報(bào)警系統(tǒng)的一個(gè)探索性方案，經(jīng)開發(fā)還可以在本系統(tǒng)的基礎(chǔ)上發(fā)展通過(guò)互聯(lián)網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)遠(yuǎn)程操控的溫度采集報(bào)警系統(tǒng)或其他系統(tǒng)等，具有很大的開發(fā)潛力。
參考文獻(xiàn)：
[1]秦龍.MSP430單片機(jī)應(yīng)用系統(tǒng)開發(fā)典型實(shí)例[M].北京：中國(guó)電力出版社，2005：119～141.
[2]王巍，蔣大明.基于MSP430F449單片機(jī)的超溫報(bào)警系統(tǒng)[J].中國(guó)科技信息，2006（3）：10、12.
[3]楊凌志，張愛(ài)玲.單片機(jī)的鍵盤顯示系統(tǒng)[J].電腦開發(fā)與應(yīng)用，2004，17（7）：14～15.
[4]毛謙敏.單片機(jī)原理及應(yīng)用系統(tǒng)設(shè)計(jì)[M].國(guó)防工業(yè)出版社，2005，
125～149.
[5]秦建民，曾小平.MSP430F149單片機(jī)在便攜式智能儀器中的應(yīng)用[J].微計(jì)算機(jī)信息，2002，18（12）：43～44.
[6]胡大可.MSP430系列FLASH型超低功耗16位單片機(jī)[M].北京航空航天大學(xué)出社，2001.
